>> A musi? Mi się wydaje, że interfejs cache C2D uwzględnia
>> równoległość dostępu.
>
> To zależy. Jest kilka rodzajów związania cache'a z RAM-em albo cachem
> poprzedniego poziomu, ale zawsze może dochodzić do blokowania. Przecież
> oba rdzenie nie mogą mieć jednocześnie dostępu do tej samej danej.
Z drugiej strony odpada konieczność przerzucania danych pomiędzy
dedykowanymi pamięciami cache L2 jeśli akurat oba rdzenie pracują
nad tymi samymi danymi.
W każdym razie nawet z blokowaniem dostęp do współdzielonego cache
będzie bez porównania szybszy niż do pamięci RAM. I aplikacje
jednowątkowe mają do dyspozycji większy cache.
Pozdrawiam,
Radek
Received on Mon Jul 30 20:00:08 2007
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Mon 30 Jul 2007 - 20:51:35 MET DST