Użytkownik "Radek" <deepsky@go2.pl> napisał w wiadomości
news:f8l93f$kaq$1@nemesis.news.tpi.pl...
>>> A musi? Mi się wydaje, że interfejs cache C2D uwzględnia
>>> równoległość dostępu.
>>
>> To zależy. Jest kilka rodzajów związania cache'a z RAM-em albo cachem
>> poprzedniego poziomu, ale zawsze może dochodzić do blokowania. Przecież
>> oba rdzenie nie mogą mieć jednocześnie dostępu do tej samej danej.
>
> Z drugiej strony odpada konieczność przerzucania danych pomiędzy
> dedykowanymi pamięciami cache L2 jeśli akurat oba rdzenie pracują
> nad tymi samymi danymi.
>
> W każdym razie nawet z blokowaniem dostęp do współdzielonego cache
> będzie bez porównania szybszy niż do pamięci RAM.
Tego nikt nie kwestionuje ale zdaje się, że nie o porównaniu dostępu do
RAM-u i cache'u jest dyskusja.
> I aplikacje
> jednowątkowe mają do dyspozycji większy cache.
To fakt, chociaż pamięci podręczne osiągnęły już takie rozmiary, że to
powiększenie może się już nie przydać.
Received on Mon Jul 30 21:00:10 2007
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Mon 30 Jul 2007 - 21:51:18 MET DST