Re: Procesor dwurdzeniowy

Autor: MC <m5c_at_go2.pl>
Data: Mon 30 Jul 2007 - 16:28:18 MET DST
Message-ID: <f8ksi4$u30$1@node2.news.atman.pl>
Content-Type: text/plain; format=flowed; charset="UTF-8"; reply-type=response

Użytkownik "Radosław Sokół" <Radoslaw.Sokol@polsl.pl> napisał w wiadomości
news:f8km42$6aa$1@polsl.pl...
> MC pisze:
>> Można także uznać odwrotnie. W pewnych sytuacjach współdzielenie jest
>> gorsze bo dostęp do cache'a może być blokowany przez jeden rdzeń i jeśli
>> drugi chciałby skorzystać, to musi poczekać.
>
> A musi? Mi się wydaje, że interfejs cache C2D uwzględnia
> równoległość dostępu.

To zależy. Jest kilka rodzajów związania cache'a z RAM-em albo cachem
poprzedniego poziomu, ale zawsze może dochodzić do blokowania. Przecież oba
rdzenie nie mogą mieć jednocześnie dostępu do tej samej danej.
Received on Mon Jul 30 16:30:07 2007

To archiwum zosta³o wygenerowane przez hypermail 2.1.8 : Mon 30 Jul 2007 - 16:51:27 MET DST