Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

"Radosław Sokół" <Radoslaw.Sokol@polsl.pl> wrote in message
news:edjaeh$j5$2@polsl.pl...
> uC napisał(a):
>>>> Eeee, obecne kontrolery pamieci sa tak skonstruowane ze pojedynczego
>>>> bajtu nie przeczytasz z pamieci tylko duzo wiecej.
>>>
>>> Kontrolery tak. Oprogramowanie nie.
>>
>> Cos tu nielogicznie chyba odpowiedziales... z tego wynika ze
>> oprogramowanie jest w stanie przeczytac jeden bajt z pamieci. I tak
>
> Oczywiście.

Oczywiscie ze nie. Po pierwsze szyna do pamieci jest 128 bitowa (AMD) i 2x64
bitowa (Intel), oczywiscie w dual channel, wiec z definicji trzeba
przeczytac co najmniej 16 bajtow. Po drugie, czytanych jest ich tak na
prawde wiecej tzn. 4 bursty po 16 bajtow (AMD) lub 8 burstow po 2x8 bajtow
(Intel). Tak wiec zawsze zeby odczytac bajt, bit czy inna niewielka porcje
danych i tak trzeba odczytac z pamieci duzo wiecej.

Dodatkowo, przeciez rejestry sa co najmniej 32-bitowe, wiec nie da sie do
nich zaladowac po prostu 1 bajtu!

>> zrobi to przez kontroler, czyli nie jeden tylko wyciagnie z odczytanych
>> danych jeden bajt, a z drugiej strony to moze wyciagnac tez jeden bit!
>
> *Nie może*. Musi co najmniej bajt. Potem na tym bajcie
> może dopiero wykonywać operacje bitowe.

No wlasnie o tym mowie, oczywiscie ze nie moze jednego bitu, tak samo jak
nie moze jednego bajtu.

>>> spokojnie odczytać np. 1024 bajty rozrzucone (po jednym)
>>> co 16 KiB pamięci. Co najgorsze, kontroler pamięci zazwyczaj
>>> nie odczyta wtedy tylko całego słowa, ale nawet cały wiersz
>>> cache.
>>
>> Cache zawsze jest czytany pelnymi wierszami, wiec nie zazwyczaj.
>
> Ale istnieją obszary pamięci które można obsługiwać
> z pełnym lub częściowym pominięciem cache. To jest do
> skonfigurowania w rejestrach MTRR.

Tutaj masz chyba na mysli cos innego?, tzw. NC (non-cachable area) ktore
moze byc wykorzystywane do buforowania video (overlaying) wykorzystywanego
brzez np. biblioteki DirectX. To troche inna para kaloszy...

Pzdr.,

-- 
uC
www.ultracode.eu