Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

Autor: Radosław Sokół <Radoslaw.Sokol_at_polsl.pl>
Data: Tue 05 Sep 2006 - 09:53:52 MET DST
Message-ID: <edjaeh$j5$2@polsl.pl>
Content-Type: text/plain; charset=ISO-8859-2; format=flowed

uC napisał(a):
>>> Eeee, obecne kontrolery pamieci sa tak skonstruowane ze pojedynczego
>>> bajtu nie przeczytasz z pamieci tylko duzo wiecej.
>>
>> Kontrolery tak. Oprogramowanie nie.
>
> Cos tu nielogicznie chyba odpowiedziales... z tego wynika ze
> oprogramowanie jest w stanie przeczytac jeden bajt z pamieci. I tak

Oczywiście.

> zrobi to przez kontroler, czyli nie jeden tylko wyciagnie z odczytanych
> danych jeden bajt, a z drugiej strony to moze wyciagnac tez jeden bit!

*Nie może*. Musi co najmniej bajt. Potem na tym bajcie
może dopiero wykonywać operacje bitowe.

>> spokojnie odczytać np. 1024 bajty rozrzucone (po jednym)
>> co 16 KiB pamięci. Co najgorsze, kontroler pamięci zazwyczaj
>> nie odczyta wtedy tylko całego słowa, ale nawet cały wiersz
>> cache.
>
> Cache zawsze jest czytany pelnymi wierszami, wiec nie zazwyczaj.

Ale istnieją obszary pamięci które można obsługiwać
z pełnym lub częściowym pominięciem cache. To jest do
skonfigurowania w rejestrach MTRR.

-- 
|""""""""""""""""""""""""""""""""""""""""""""""""""""""""""|
| Radosław Sokół  |  http://www.grush.one.pl/              |
|                 |  Administrator, Politechnika Śląska    |
\................... Microsoft MVP ......................../
Received on Tue Sep 5 09:55:11 2006

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 05 Sep 2006 - 10:51:03 MET DST