Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

>
> Kontroler w procach AMD nie ma linii DM, i takowe linie w chipach pamieci
> podpina sie do DQS...

Że co proszę? :))))) Powiedz to komukolwiek kto pamięciami DDR się zajmuje
to cię śmiechem zabije. Jeśli sterownik nie używa DM to można je podpiąć
TYLKO I WYŁĄCZNIE do masy. Ale rozwiązanie to będzie dość mało optymalne -
zmiana pojedyńczego bajtu pamięci będzie wymagać odczytu i zapisu.

>
> A skad wiesz ze "najczesciej"?

Przede wszystkim trzeba wiedzieć że procesor operuje nie tylko na danych ale
i na kodzie (przypominam że "kod" to takie dane dla procesora, żeby wiedział
co robić :). Rzadko spotyka się kod który składa się wyłącznie ze skoków.
NAJCZĘŚCIEJ zawiera pętle które składają się z rozkazów umieszczonych
sekwencyjnie na małych obszarach pamięci. Dlatego kod cache-uje się
najłatwiej. Podejrzewam że statystycznie conajmniej 50% odwołań do
przestrzeni pamięci dotyczy kodu, dlatego zakładam że "najczęściej".

> NIe, to jest w bardzo duzym stopniu zmartwienie programisty, a poniewaz
> wiekszosc programistow nie wie jak dziala hardware mamy tak wielu klientow

Mam wrażenie że programista czasami może nie mieć pojęcia na jakim sprzęcie
(procesorze) klient uruchomi oprogramowanie. Przecież obecne procesory
zgodne z X86 czy też AMD64 różnią się.
Received on Thu Aug 31 20:35:06 2006