Autor: Grzegorz Mazur (gbm_at_ii.pw.edu.pl)
Data: Tue 08 Feb 2000 - 12:12:14 MET
Witold Rychtowski wrote:
> Mam w niedziele egzamin z Architektury Komputerow (warszawska WAT, 2 ro=
k
> informy) no i to bedzie juz 3. proba; poprzednie dwie oblalem...
> Tym, ktorzy przyczynia sie do mojego pomyslnego zaliczenia egzaminu, st=
awiam
> piwo! :-))
OK, ale Guiness!!!
> Oto 7 pytan i odpowiedzi, ktore zdazylem zanotowac poprzednim razem:
>
> 1)
> W jakis spos=F3b zg=B3aszane s=B9 przerwania pochodz=B9ce od urz=B9dze=
=F1 zewn=EAtrznych
> dla procesor=F3w INTEL 80x86 ?
Odpowied=BC w jakimkolwiek opisie jakiegokolwiek procesora z rodziny x86.=
> 2)
> Kt=F3ry z interfejs=F3w umo=BFliwia oddzielenie podsystem=F3w We/Wy od=
procesora,
> PAO i pami=EAci cache ?
> a) PCI
> b) VME
> c) VMSBUS
> d) MICROCHANNEL
Co prawda prowadz=EA zaj=EAcia z architektury komputer=F3w i system=F3w m=
ikroprocesorowych
od ponad 10 lat, ale tu mia=B3bym pewne problemy (ze zrozumieniem pytania=
). Je=B6li
zrozumia=B3em dobrze, to a i d... To znaczy, =BFe nie zrozumia=B3em, bo m=
ia=B3a by=E6 jedna
odpowied=BC...
> 3)
> Kt=F3ry element okre=B6la bie=BF=B9cy poziom uprzywilejowania zadania =
programowego
> w trybie chronionym dla INTEL 80386 i nast=EApnych ?
Odpowied=BC w Intel Architecture Software Developer's Manual, Vol. 3.
> 4)
> Podaj =B6redni czas dost=EApu do pami=EAci /pami=EA=E6 g=B3=F3wna =3D=
10 ns, cache =3D 2ns,
> wsp=F3=B3czynnik trafie=F1 =3D 0,9/
Patterson & Hennessy... tAVG =3D h*tCACHE + (1-h)*tMEM
> 5)
> Ile cykli zegara trzeba na wykonanie ci=B9gu instrukcji: MOV AX, 1; M=
OV CX,
> [BX]; ADD CX, AX w procesorze posiadaj=B9cym 5 stacji przetwarzania
> potokowego. Czas ka=BFdej fazy =3D 1 cykl zegara.
Nie da si=EA na to odpowiedzie=E6 bez dodatkowych informacji. Nie wiem, c=
o to s=B9
"stacje przetwarzania potokowego" - by=E6 mo=BFe chodzi o stopnie potoku.=
Nawet w
takim przypadku nie wiadomo, co robi=B9 poszczeg=F3lne stopnie. Pytaj=B9c=
y pewnie
chcia=B3by us=B3ysze=E6, =BFe 5 cykli, bo zapewne chodzi mu o potok podob=
ny do MIPS R3000.
> 6)
> Podaj co oznacza zapis <01011000><0000100> w systemie U2
Odpowied=BC w ka=BFdej ksi=B9=BFce parainformatycznej.
> 7)
> Kt=F3ra uwaga dotycz=B9ca dodawania liczb w kodzie BCD z wykorzystanie=
m ADD i
> ADC jest prawd=B9 ?
Odpowied=BC w Intel Architecture Software Developer's Manual, Vol. 2.
-- G. Mazur MyWebPage: http://grafi.ii.pw.edu.pl/gbm (x86 and Matrox secrets/tools) To see my address and employer - read the mail header...
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 19:42:15 MET DST