Re: Procesor dwurdzeniowy

Autor: MC <m5c_at_go2.pl>
Data: Tue 31 Jul 2007 - 19:16:57 MET DST
Message-ID: <f8nqqg$lo0$1@node1.news.atman.pl>
Content-Type: text/plain; format=flowed; charset="iso-8859-2"; reply-type=original

Użytkownik "KaNo" <fluor@WYTNIJ.gazeta.pl> napisał w wiadomości
news:f8nop2$1ve$1@inews.gazeta.pl...
> MC <m5c@go2.pl> napisał(a):
>
>> Ale równoczesne udostępnienie cache'u nie jest równoznaczne z
>> równoczesnym
>> udostępnieniem zapisu do tej samej sekcji przez kilka rdzeni.
>>
> Tutaj wchodzimy juz w cache L1. Jesli sie nie myle, to C2D ma cache L1
> write-
> through i non-iclusive L2. Czyli posrednio to L2 decyduje, z ktorego
> rdzenia
> bedzie zapis. W tym wypadku trudno wiec mowic o bezposrednim dostepie
> kazdego z rdzeni do zapisu w L2.

Jeśli chodzi o zasadę, o której piszę, to nie ma żadnego znaczenia czy wyżej
jest L(n-1) czy rdzeń.
Received on Tue Jul 31 19:20:06 2007

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 19:51:19 MET DST