Re: Procesor dwurdzeniowy

Autor: KaNo <fluor_at_WYTNIJ.gazeta.pl>
Data: Tue 31 Jul 2007 - 18:42:10 MET DST
Message-ID: <f8nop2$1ve$1@inews.gazeta.pl>
Content-Type: text/plain; charset=ISO-8859-2

MC <m5c@go2.pl> napisał(a):

> Ale równoczesne udostępnienie cache'u nie jest równoznaczne z równoczesnym
> udostępnieniem zapisu do tej samej sekcji przez kilka rdzeni.
>
Tutaj wchodzimy juz w cache L1. Jesli sie nie myle, to C2D ma cache L1 write-
through i non-iclusive L2. Czyli posrednio to L2 decyduje, z ktorego rdzenia
bedzie zapis. W tym wypadku trudno wiec mowic o bezposrednim dostepie
kazdego z rdzeni do zapisu w L2.

-- 
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/
Received on Tue Jul 31 18:45:06 2007

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 18:51:18 MET DST