MC pisze:
> To zależy. Jest kilka rodzajów związania cache'a z RAM-em albo cachem
> poprzedniego poziomu, ale zawsze może dochodzić do blokowania. Przecież
> oba rdzenie nie mogą mieć jednocześnie dostępu do tej samej danej.
Za bardzo teoretycznie do tego podchodzisz w tym jednym
konkretnym przypadku jednego mikroprocesora.
Do tego z teoretycznego punktu widzenia jest właśnie na
odwrót. Na pytanie "czy dwa rdzenie mogą odczytać tę samą
linijkę cache" odpowiedź brzmi bezwzględnie "tak, wystarczy
dodać prosty komparator wystawiający te same dane na magis-
trale danych obu rdzeni w razie wykrycia tego samego adresu".
Ale na pytanie "czy dwa rdzenie mogą odczytać dwa *różne*
wiersze cache" odpowiedź brzmi już "mogą tylko jeżeli archi-
tektura cache umożliwia jednoczesny dostęp do przynajmniej
dwóch bloków, a w przypadku szczególnym do dwóch osobnych
wierszy pamięci".
Poza tym pytanie brzmi "czy *Core 2 Duo* umożliwia jednoczesny
dostęp do cache dwóch rdzeni niezależnie od adresu i typu
operacji". Ja nie wiem w tej chwili, dawno temu czytałem
ostatnio opis jego architektury. Podejrzewam tylko, że jednak
umożliwiono równoległą pracę, bo inaczej nie unifikowano by
pamięci cache, skoro miałoby to przynieść stratę wydajności.
Ty twierdzisz, że nie może, czekam zatem na jakieś informacje
na ten temat, najlepiej ze źródłami.
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | http://www.grush.one.pl/ | | | Administrator, Politechnika Śląska | \................... Microsoft MVP ......................../Received on Tue Jul 31 11:10:06 2007
To archiwum zosta³o wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 11:51:19 MET DST