U偶ytkownik "Rados艂aw Sok贸艂" <Radoslaw.Sokol@polsl.pl> napisa艂 w wiadomo艣ci
news:f8mu5k$g30$1@polsl.pl...
> MC pisze:
>> To zale偶y. Jest kilka rodzaj贸w zwi膮zania cache'a z RAM-em albo cachem
>> poprzedniego poziomu, ale zawsze mo偶e dochodzi膰 do blokowania. Przecie偶
>> oba rdzenie nie mog膮 mie膰 jednocze艣nie dost臋pu do tej samej danej.
>
> Za bardzo teoretycznie do tego podchodzisz w tym jednym
> konkretnym przypadku jednego mikroprocesora.
>
Niezale偶nie od poziomu abstrakcji - do zapisania (to mia艂em na my艣li pisz膮c
o dost臋pie) danej w cachu lub gdziekolwiek indziej mo偶e mie膰 prawo tylko
jedna jednostka, czy to rdze艅, czy w膮tek, czy cokolwiek innego.
> Do tego z teoretycznego punktu widzenia jest w艂a艣nie na
> odwr贸t. Na pytanie "czy dwa rdzenie mog膮 odczyta膰 t臋 sam膮
> linijk臋 cache" odpowied藕 brzmi bezwzgl臋dnie "tak, wystarczy
> doda膰 prosty komparator wystawiaj膮cy te same dane na magis-
> trale danych obu rdzeni w razie wykrycia tego samego adresu".
> Ale na pytanie "czy dwa rdzenie mog膮 odczyta膰 dwa *r贸偶ne*
> wiersze cache" odpowied藕 brzmi ju偶 "mog膮 tylko je偶eli archi-
> tektura cache umo偶liwia jednoczesny dost臋p do przynajmniej
> dw贸ch blok贸w, a w przypadku szczeg贸lnym do dw贸ch osobnych
> wierszy pami臋ci".
Wydawa艂o mi si臋, 偶e z kontekstu wynika艂o, 偶e chodzi o zapis. Oczywi艣cie
odczyt z wielu 藕r贸de艂 jest mo偶liwy, ale ma sens tylko w przypadku read only.
>
> Poza tym pytanie brzmi "czy *Core 2 Duo* umo偶liwia jednoczesny
> dost臋p do cache dw贸ch rdzeni niezale偶nie od adresu i typu
> operacji". Ja nie wiem w tej chwili, dawno temu czyta艂em
> ostatnio opis jego architektury. Podejrzewam tylko, 偶e jednak
> umo偶liwiono r贸wnoleg艂膮 prac臋, bo inaczej nie unifikowano by
> pami臋ci cache, skoro mia艂oby to przynie艣膰 strat臋 wydajno艣ci.
Unifikacja cache jest raczej pierwotna ni偶 wt贸rna. Jeden jest RAM, wi臋c i
jeden cache wydaje si臋 ca艂kiem naturalny. Generalnie cache nie jest
dostosowana do wielodost臋pu, jej zasad膮 dzia艂ania jest jednoznaczne
odwzorowanie pewnej cz臋艣ci RAM-u na SRAM w procesorze. Raczej nie ma dw贸ch
kom贸rek RAM zwiazanych z jedn膮 w cache'u ani odwrotnie.
> Ty twierdzisz, 偶e nie mo偶e, czekam zatem na jakie艣 informacje
> na ten temat, najlepiej ze 藕r贸d艂ami.
Zasada dzia艂ania cache'u nie jest tajemnic膮.
Received on Tue Jul 31 16:40:07 2007
To archiwum zosta硂 wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 16:51:22 MET DST