Re: Procesor dwurdzeniowy

Autor: KaNo <fluor_at_WYTNIJ.gazeta.pl>
Data: Tue 31 Jul 2007 - 03:00:15 MET DST
Message-ID: <f8m1iv$r1f$1@inews.gazeta.pl>
Content-Type: text/plain; charset=ISO-8859-2

MC <m5c@go2.pl> napisał(a):

> Użytkownik "KaNo" <fluor@WYTNIJ.gazeta.pl> napisał w wiadomości
> news:f8koic$dka$1@inews.gazeta.pl...
> > Radosław Sokół <Radoslaw.Sokol@polsl.pl> napisał(a):
> >
> >>> MC pisze:
> >>> Można także uznać odwrotnie. W pewnych sytuacjach współdzielenie jest
> >>> gorsze bo dostęp do cache'a może być blokowany przez jeden rdzeń i
jeśli
> >>> drugi chciałby skorzystać, to musi poczekać.
> >
> >> A musi? Mi się wydaje, że interfejs cache C2D uwzględnia
> >> równoległość dostępu.
> >
> > Nawet wiecej, potrafi dynamicznie zmieniac ilosc pamieci podrecznej
> > przydzielanej kazdemu rdzeniowi.
>
> To nie ma nic do rzeczy.
>
A jednak ma, bo dzieki wspoldzieleniu L2 i inteligentnemu prefetch rdzenie
moga wymiennie korzystac z wprowadzonych wczesniej danych.

-- 
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/
Received on Tue Jul 31 03:05:13 2007

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 03:51:15 MET DST