Re: Procesor dwurdzeniowy

Autor: MC <m5c_at_go2.pl>
Data: Tue 31 Jul 2007 - 02:34:28 MET DST
Message-ID: <f8m02t$9qf$1@node1.news.atman.pl>
Content-Type: text/plain; format=flowed; charset="utf-8"; reply-type=response

Użytkownik "Wiktor S." <SPAM.wswiktor@poczta.SPAM.fm.SPAM> napisał w
wiadomości news:f8lr7a$dic$1@news.onet.pl...
>> To zależy. Jest kilka rodzajów związania cache'a z RAM-em albo cachem
>> poprzedniego poziomu, ale zawsze może dochodzić do blokowania.
>> Przecież oba rdzenie nie mogą mieć jednocześnie dostępu do tej samej
>> danej.
>
>
> Dlaczego "nie mogą"? To trąci dogmatem.
> Oczywiście, że można układ tak zaprojektować, żeby MOGŁY.

Zdaje się, że jesteś zwolennikiem logiki rozmytej.
Received on Tue Jul 31 02:35:13 2007

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 02:51:17 MET DST