Re: chipset VIA pod P2?

Autor: Vituniu <vituniu_at_poczta.fm>
Data: Tue 01 Aug 2006 - 18:12:11 MET DST
Message-ID: <eanulh$cv5$1@nemesis.news.tpi.pl>
Content-Type: text/plain; charset="iso-8859-2"

> nie mam dostepu do materialow w tej chwili, ale juz pisalem niedawno na
> grupie na ten temat - generalnie chodzi o tzw "hub" cpu komunikuje sie z
> pamiecia poza magistrala PCI i to z czestotliwoscia 266mhz.

Ze jak? Z SDR zrobili DDR?

A nie chodzilo Ci przypadkiem o polaczenie pomiedzy czesciami
Chipsetu opisane tutaj:
 http://www.tomshardware.com/1999/04/30/whitney/page4.html
???

>. jak na tamte czasy sprawa rewolucyjna i to sie odczuwa wlasnie przy
> dekodowaniu video chyba... transfer do pamieci w szczegolnosci przy
> celeronach (taktowanie asynchroniczne pamieci 100mhz, do tego "hub")
> miazdzy BX-a..

Ja bym chcial te miazge gdzies zobaczyc, bo cos mi sie to nie za bardzo
realne wydaje. Nie zebym byl jakims szczegonym niedowiarkiem... ;)
Po prostu nie wydaje mi sie, zeby tandetny Whitney przeznaczony na
rynek, badz co badz, budzetowy mial osiagi drastycznie deklasujace
starszego, ale jednak z gornej polki, BX. Ze juz nie wspomne o tym, ze
w ten sposob na rynku nie znalazloby sie miejsce dla nadchodzacego
wielkimi krokami Camino (i820).

> szkoda ze tylko 256 mb mozna wlozyc...

No szkoda... Efekt marketingu Intela, niestety...

Pozdrawiam,
Vituniu.
Received on Tue Aug 1 18:15:07 2006

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 01 Aug 2006 - 18:51:02 MET DST