Re: co bardziej przyspieszy ???

PAndy <pandrw@poczta.onet.pl> wrote:

>> Podsummowujac - architektura cache Tualatina jest na tyle wydajna, ze
>> te dodatkowe 33 MHz FSB w wiekszosci zastosowan niewiele dadza (cache
>> jest przeciez ondie i wielokrotnie wydajniejsze od pamieci glownej),
>> tak wiec w niemal wszystkich zastosowaniach wydajnijsze beda czyste
>> megaherce.
>
> ? Czemu uwazasz ze szybsze FSB nei da nic

            Hmmm - specjalnie zacytowalem to ponownie bo trzebaby jeszcze raz
powtorzyc. Nie to ze FSB nic nie da, ale ze w wiekszosci zastosowan wiekszy
pozytek bedzie z 200 dodatkowychj MHz niz z szybszej FSB.

> - predkosc procesroa limitowna jest wlasnie predkoscia FSB - dla tego
> 1200MHz PIII mamy mnoznik 9 - jak duzy % instrukcji wykonywany jest w
> PIII dluzej niz 9 cykli? - moim zdaniem to wlasnie FSB w glownej mierze
> bedzie mial wplyw na wydajnosc systemu.

            A o cache L1 i L2 slyszales? Po co ja wogole pisalem wczesniejszy
post, bo mam wrazenie ze go nie przeczytales. Poza tym traktujesz chyba
pamiec DRAM jako pamiec o dostepie natychmiastowym, pomijajac opoznienia
zwiazane z adresowaniem, odswiezaniem, skokami itp. co ma ogromny wplyw
na wydajnosc. x86 jest jednym z bardziej chaotycznych jezykow maszynowych
- wydajnoscia placi sie za kompatybilnosc z masa oprogramowania majacego
korzenie jeszcze w latach 70.
            Calkowicie pewne wyniki moze dac dopiero test w realnych
zastosowaniach. Ale tam gdzie naprawde trzeba przerzucac duze ilosci danych
w przypadku zastosowan PC [np: wspolczesne gry 3D] Tualatin i tak jest za
slaby.
            Dla porownania w Athlonie, co moge latwo sprawdzic ze wzgledu na
odblokowany mnoznik [nie mam juz pod reka Tualatina] wiecej zyskuje sie
dzieki dodatkowym 200 MHz zegara przy FSB 100, niz przez FSB 133 MHz.
A nie zapominaj ze Tualatin ma znacznie lepszy kontroler cache i uklad
predykcji skokow [nie wiem dlaczego AMD uwstecznilo sie tu w porownaniu
chocby z K6-2 ktory mial swietna predykcje jeszcze z rozwiazan ekipy
inzynierskiej NexGena], tak wiec w przypadku Tualatina roznice FSB
kompensowane kontrolerem cache beda jeszcze mniejsze. Pamietaj tez ze
pamiec pracujaca z nizszym FSB ma mniejsze opoznienia.
 

-- 
Pozdrawiam, Michal Bien 
mailto:mbien@mail.uw.edu.pl
#GG: 351722 #ICQ: 101413938 
JID: mbien@jabberpl.org