"Michal Bien" <mbien@usunto.uw.edu.pl> wrote in message
news:Xns97732B4F7F77Dmbien@127.0.0.1...
> Podsummowujac - architektura cache Tualatina jest na tyle wydajna, ze te
> dodatkowe 33 MHz FSB w wiekszosci zastosowan niewiele dadza (cache jest
> przeciez ondie i wielokrotnie wydajniejsze od pamieci glownej), tak wiec
> w niemal wszystkich zastosowaniach wydajnijsze beda czyste megaherce.
? Czemu uwazasz ze szybsze FSB nei da nic - predkosc procesroa limitowna
jest wlasnie predkoscia FSB - dla tego 1200MHz PIII mamy mnoznik 9 - jak
duzy % instrukcji wykonywany jest w PIII dluzej niz 9 cykli? - moim zdaniem
to wlasnie FSB w glownej mierze bedzie mial wplyw na wydajnosc systemu.
Received on Thu Feb 23 12:00:11 2006
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Thu 23 Feb 2006 - 12:51:23 MET