Autor: Zibi \(the Moose\) (lutomski_at_mentor.edu.pl)
Data: Fri 14 Sep 2001 - 11:02:46 MET DST
Podpisując się jako "Jackobi" <jackobi.usenet_at_awp.waw.pl>, w przypływie
determinacji napisałeś(aś):
> A swoja droga, jak to sie ma do Celeronow II (np 800-1,1GHz) ? Tez ta
sama
> zasada, czy jakies zmiany w architekturze ?
> Bo one tez maja 128KB L2, wspolczesne PIII maja 256KB L2, czyli by
> cache'owaly tylko 512MB RAMu, tak ?
Sprawa była szeroko omawiana na "łamach"
jakiekoś portugalskiego serwera (nie pamiętam linku)
Dotyczyło procków Intela PII z cache 512k,
Cel z cache 128k i PIII z 512 k oraz potem
dyskutowali czy zmniejszenie cache dla Coppermine
do 256 k nie zmniejszy wydajności. Nie wiem
jak to się skończyło bo mi link gdzieś przepadł ;))
Oczywiście dotyczyło to płyt Intel BX, nie wiem
jak inne chipsety. I nie wiem jak druga generacja
Celeronów.
> Choc z drugiej strony instalowalem kiedys W2k na Athlonie 1,4GHz z
1,5GB RAM
> i chodzilo bardzo ladnie, ale nie pamietam ile on ma L2.
Nie znam się wogóle na AMD. ZTCW AMD chodzi na VIA
może tam coś inaczej jest adresowane.
Generalnie jak by sie komuś chciało usiaść z kalkulatorem
to może sobie wyliczyć ile bitów adresu się zmieści w cachu
i jaki zakres ram da się tym zaadresować.
Tylko teraz mi się nie chce szukać kalkulatora ;-))
-- PozdróWWWska Zibi (the Moose) ============== <<F**k all toxic people and straight ahead>>
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 22:52:19 MET DST