Re: pytanie o pamięć CACHE

Autor: A. Bigor (zbyfek_at_pertus.com.pl)
Data: Mon 13 Sep 1999 - 13:08:45 MET DST


Jop napisał(a) w wiadomo?ci: <7rh5js$6ug$1_at_sunsite.icm.edu.pl>...
>
>> Technologia UMOZLIWIA ich produkcje, bo Xeony to troszke inaczej
>Czy ja mówiłem że uniemożliwia?

Sheesh... Twoje slowa:
"Dla przykładu weż Xenony - technologiai uniemożliwia ich produkcje
seryjna(w pełnym tego słowa rozumieniu)."

>No wła?nie - tylko że nie jest możliwa na masow? skale - st?d cena - gdyż
>duża jast chłonno?ć a mało sprzętu na rynku(jak aktualnie pamięci)

Nie! Przestan choc na chwile sluchac gosci z intela!
Wyprodukowanie jadra (!) Xeona i P2 kosztuje tyle samo. Drozsze moga
byc specjalne uklady cache (DDR SRAM, o ile sie nie myle),
ale nie az tyle drozsze, zeby az tak wielka roznica w cenie byla
uzasadniona...
Intel po prostu chce na tych prockach ZAROBIC.
Przeznacza je na rynek, na ktorym co prawda wypadaja bardzo blado
pod wzgledem wydajnosci, ale takze ich cena jest niska w stosunku
do konkurencji.

>Miałe? przyjemno?c na nim pracować?

Nie.

>bo ja tak na Xenon(p2) 450 o/c 500,512kb full speed jednostkę seti liczył w
>4,5h!!!!

No wlasnie. SETI ostro korzysta z FPU (a wiec i z cache),
stad ten przyrost predkosci. Choc w 4.5 h nie chce mi sie
wierzyc, bo oznaczaloby, ze masz niewiele gorsze wyniki
od Origina 2000...

>w operacjach aplikacyjnych kop to ok. 15%

Operacjach aplikacyjnych? Co masz na mysli?
Zreszta, powtarzam, to ZALEZY. A przy odrobnie samozaparcia
mozna nawet wykazac, ze Xeon jest wolniejszy
od Celerona przy tej samej predkosci (L2 w Xeonie
ma stosunkowo duze latency).

A. Bigor
(http://web.pertus.com.pl/~zbyfek -- Zbyfek's Hardłor)



To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:59:31 MET DST