Autor: Piotr Sobczak (piotrs_at_tch.com.pl)
Data: Mon 27 Jul 1998 - 16:38:40 MET DST
Pablo napisal (-a) :
>
> Plyty pod pII jak i rowniez pod celerona
> (chyba na EX) nie posiadaja pamieci cache level2, jest ona zintegrowana (to
> zle slowo, bo w rzeczywistosci jest on na plytce obok procesora - stad jego
> rozmiary) z procesorem i dlatego nie potrzeba jej obecnosci na MB.
Tu racja, plyty ze Slot 1 i chipsetami Intela nie maja i nie beda mialy
cache na sobie (interfejs Slot 1 nie przewiduje takiej mozliwosci wiec
prawdopodbnie na plytach z innymi chipsetami niz od Intela takiego cache
rowniez nie bedzie).
> Najprawdopodbniej Celeron 333 bedzie juz mial 128 kcache level2, ale bedzie
> to jakos tak dziwnie, ze ta pamiec bedzie rzeczywiscie stanowila calosc z
> procesorem (jesli dobrze zrozumialem kolesi z Intela).
Celeron 333 (prawdopodobnie do nazwy "Celeron" Intel doda jeszcze cos dla
odroznienia od Celeronow z 0 KB cache L2) bedzie mial 128 KB cache L2,
pamiec ta bedzie zintegrowana na tym samym kawalku krzemu co procesor (cos jak
w Alphie 21164 ale ona ma jeszcze L3 na zewnatrz) i bedzie ona dzialal z pelna
predkoscia jadra procesora czyli w tym wypadku 333 MHz.
Nalezy spodziewac sie duzego przyspieszenia dzialania takiego procesora z
porownaniu do zwyklego Celerona, zakladam nawet, ze bedzie on czasami
szybszy od pelnej wersji iPII 333 (ale tylko czasami, choc...)
Bedzie rowniez wersja Celerona do nowej podstawki ZIF Socket A (370-pinow).
Socket ten bedzie troche wiekszy od Socketa 7 a ma ogolnie na celu
wlasnie jego wygryzienie.
Piotrek
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:26:57 MET DST