Autor: Jacek Osiecki (joshua2_at_ciapek.uci.agh.edu.pl)
Data: Wed 08 Apr 1998 - 12:44:42 MET DST
Dnia 7 Apr 1998 09:48:32 +0200, Krzysztof Pralat napisał(a):
>>>Ktos na tej liscie zasugerowal jakoby W95 ladowal sie w przypadku 128MB
>>>ramu, poczynajac od obszaru niecacheowanego przez TX.
>>A i owszem, zasugerował...
>To znaczy, ze zasugerowal bzdury.
Masz na poparcie tej tezy jakiekolwiek dane?
>>>Nie jestem specjailsta od W95, ale kloci sie to z moja skromna wiedza.
>>Bo...?
>Bo co? Netykiete czytal?
A pytanie zrozumiał? Pytam się, dlaczego się to kłóci z Twoją skromną (to
Twoje słowa :) wiedzą...
>>>Jak wiadomo chipset TX cacheuje obszar pamieci operacyjnej do 64MB.
>>>Moim zdaniem tam wlasnie znajduja sie pliki systemowe i biblioteki.
>>A czym popierasz to swoje zdanie?
>Przepraszam, ale brakuje mi juz cierpliwosci i argumentow (powielanych w
>kolejnych mejlach) na dalsza dyskusje.
Czyli nie masz argumentów na poparcie swojej tezy?
>Zdaje sobie sprawe, ze moja skromna anonimowa osoba nie moze byc autorytetem
>w poruszanym temacie.
Może być - o ile dostarczy jakichś argumentów popierających Twoją tezę...
Anonimowa? To "Krzysztof Pralat" jest tylko ksywką? :)
>Zainteresowanych tematem odsylam do product managera plyt glownych w TCH
>Components tel. 0-22 48-71-72.
To jest sprawa software'u (sposób, w jaki sobie alokuje pamięć) - nie sprzętu.
Pozdrawiam,
-- | Jacek Osiecki, ul. K.Jagiellonczyka 12, 31-704 Krakow 60 tel. (012)6455787| |mailto:joshua2_at_linux.uci.agh.edu.pl http://linux.uci.agh.edu.pl/~joshua2/ |
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:09:26 MET DST