Autor: Piotr Goral (pgoral_at_neutron.elka.pw.edu.pl)
Data: Mon 10 Nov 1997 - 11:24:27 MET
darek (darek_at_stgambit.gda.pl) wrote:
: Krzysztof Halasa wrote:
: > Oczywiscie. To jest zero (szczegolnie do normalnych zastosowan, oraz
: > biorac pod uwage, ze jak ktos ma np. 32MB+32MB, to nie bedzie wsadzal
: > raczej 2M+2M do drugiego banku, szczegolnie ze te ostatnie sa raczej
: > trudne do kupienia).
: Hmm. Pewnie jestem niedzisiejszy, ale jednak zainteresowany (mam plyte TX
: i bardzo potrzebne 128 MB). Myslalem (ha, ha... myslalem) ze jak wsadze
: DIMMy o czasie dostepu 10 ns (tyle co cache?) to nie bede sie musial
: martwic cache'owaniem powyzej czy ponizej... Juz widze, ze bylem naiwny,
: ale nadal nie rozumiem DLACZEGO?
: Wydawalo mi sie (he, he... nie ja pierwszy), ze z DIMM'ami to bedzie 128
: MB cache'u?
: Prosze Szanownych Kolegow O Litosciwe Wyjasnienie i Przepraszam za (ew.)
: Moje Dyletanctwo
: Darek
cykl dostepu do pamieci dynamicznej (a taka jest wlasnie SdRAM - nie sluchac
mowiacych inaczej - patrzec do dokumentacji) jest co nieco skomplikowany,
do cache ktory jest pamiecia statyczna znacznie prostszy - ot i ta roznica
powoduje takie skutki....
dokladniejsze informacje - znalezc mozna wyjasnione na wielu stronach literatury
10 ns SdRAM oznacza iz moze byc taktownay max 1/10 ns czyli 100 000 000 imp/s
10 ns EDO oznacza ze czas pelnego cyklu RAS/CAS to 10 ns (czyli odczytanie
losowej komorki pamieci) - spotyka sie min. 54 ns - w pecetach 60 (czasami 70)
DIMM jest najczesciej albo EDO albo SdRAM
do podanych czasow nalezy doliczyc czas obslugi chipsetu etc...
oraz ile proc czeka na uzycie magistrali
--
Piotr Goral
Instytut Informatyki
Wydzial Elektroniki i Technik Informacyjnych Politechniki Warszawskiej
email: pgoral_at_elka.pw.edu.pl
======================================================-=-=----- . .
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:32:17 MET DST