Autor: Andrzej Karpinski (KARPIO_at_golem.umcs.lublin.pl)
Data: Thu 06 Nov 1997 - 19:19:33 MET
>a to ze magistrala moze np. x5 nie pociagnac to juz inna sprawa
>(tzn. sadze ze x5 jeszcze moze jakos pociagnie ale wiecej to juz proc
>musialby miec b. duzy cache wewnetrzny by nie obciazac magistrali - jak
>np. teraz Cyrix M2 lub IDT C6)
Dlatego wymyslono Slot1 i DIB :) Intel kombinowal juz z architektura
szyny i pamieci od dawna (wlasciwie rewolucja miala miejsce w momencie
wprowadzenia do sprzedazy PentiumPro), a z poltora roku temu na jakiejs
konferencji czy szkoleniu gdy spytalem specmana od Intela o wyzsze
czestotliwosci szyny (sam juz wtedy doswiadczalnie doszedlem, ze mozna
ustawic 83MHz, choc jeszcze nikt o tym nie slyszal) odpowiedzial, ze to
nie ma sensu, bo juz prowadzili takie testy i im wyszlo, ze nawet 150MHz
Socket7 daje w sumie niewielki (w sensie - nie wystarczajacy dla nowych
procesorow) zysk i w zwiazku z tym niebawem zaprezentuja nowa
architekture. Nota bene okazalo sie ze przerznieta z PentiumPro ino
troche tansza ;) Btw. nie pamietam w tej chwili nazwiska goscia, ale byl
to jeden z niewielu ludzi ktory swoja wiedza zrobil na mnie cholerne
wrazenie. Podobno mial prawo, bo i w samym Intelu jest ich nie tak znowu
wielu ;>
karpio
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:31:49 MET DST