Autor: Jaroslaw Lis (lis_at_ict.pwr.wroc.pl)
Data: Tue 22 Apr 1997 - 09:19:17 MET DST
On 20 Apr 1997 22:26:49 +0200, Krzysztof Halasa
>KARPIO_at_golem.umcs.lublin.pl (Andrzej Karpinski) writes:
>> Btw. musza miec niezle urzadzenia do diagnostyki,
>> bo podejrzewam ze testowanie polega na wsadzeniu w slot karty testujacej
>> ew. podobnych urzadzonek zamiast procesora i SIMMow, wlaczenie calosci i
>> po chwili jest wskazanie co padlo. Swego czasu widzialem taki tester do
>> Spectruma ;) Niestety nie dane mi bylo pracowac w fabryce ASUSa ;->>>
>
>O ile wiem (sam sie tym nie zajmuje :) ), to obecne plyty glowne sa robione
>w technice BIST (czy jak sie to tam nazywa, jest lepsza nazwa w tym
JTAG
>kontekscie, ale skleroza). Polega to na tym, ze wszystkie wieksze uklady
>(chipset) maja tzw. sciezke krawedziowa, do/z ktorej za pomoca 4 sygnalow
>mozna zapisywac/odczytywac dowolne stany dowolnych wyprowadzen (interface
>szeregowy).
He, he - ale podstawowa zabawa to taka, ze takich wspanialych scalakow
nie oplaca sie lutowac do plyty w ktorej jest pekniecie lub zwarcie
miedzy sciezkami na piatej warstwie :-).
I przydaje sie maszynka, co sprawdzi wszystkie polaczenia w ciagu
sekundy.
J.
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:03:24 MET DST