Autor: Jarek Lis (lis_at_okapi.ict.pwr.wroc.pl)
Data: Sat 20 Apr 1996 - 14:11:55 MET DST
Zofia Patkowska (zosia_at_ternet.pl) wrote:
: > W normalnych DRAM (dynamic random access memory) [....]
: > potrzebne co najmniej 2 cykle do wykonania pojedynczej operacji dostepu
: > do pamieci.
: > W pamieciach EDO RAM (Enhanced Data Output) zostalo zmodyfikowane
: > polaczenie buforow wyjsciowych, w sposob taki ze wyjscie danych pozostaje
: > aktywne przez caly czas (od momentu otrzymania sygnalu z CPU). W ten
: > sposob "wait states" zostaja zredukowane poniewaz dane "wisza" na wyjsciach
: > buforow do momentu otrzymania sygnalu reset wyslanego do pamieci.
:
: Cos mi tu nie gra: nawet jesli bufory wyjsciowe caly czas sa otwarte,
: to przeciez i tak po zmianie adresu wszystkie sygnaly musza sie
: przecisnac przez dokladnie taka sama liczbe propagacji, nie? Wiec
: zajma tyle samo cykli chyba...
Wiecej powiem. Te 70, 60 czy 53 ns podawane na SIMM'ach to nie jest nic nie
znaczacy parametr, tylko czas dostepu. Czas od podania adresow do uzyskania
danych. EDO sa w tej samej technologii, wiec te 60ns ciagle obowiazuje.
Jarek.
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:42:33 MET DST