Autor: Jan Rychter (jwr_at_itc.pw.edu.pl)
Data: Mon 02 Oct 1995 - 13:20:33 MET
Gregorio Kus (Grego_at_RMnet.IT) napisal:
> Testy takie byly robione, ale nie wymagajcie ode mnie bym podparl to
> czyms
> innym niz slowem honoru :-), nie zmusze sie do przegrzebania pieciu
> metrow
> czasopism z ostatnich dwoch lat by znalezc czasopismo/numer/artykul.
> W kazdym razie, wszystkie plyty "mieszance" (tzn VLB + PCI) okazaly
> sie wolniejsze od porzadnie zaprojektowanych plyt "czystych" (tzn.
> wylacznie VESA lub wylacznie PCI).
To by sie zgadzalo - plyta ktora ma i VLB i PCI musi dokladac
przynajmniej jeden dodatkowy wait state przy kazdym dostepie do
magistrali.
(nie potrafie powiedziec _dlaczego_ tak jest, wiec nie napadajcie..)
jwr
_________________________________________________________________________
Jan Rychter <jwr_at_itc.pw.edu.pl>
http://www.itc.pw.edu.pl/~jwr <jwr_at_icm.edu.pl>
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:25:20 MET DST