MC <m5c@go2.pl> wrote:
> Bywa, że wielordzeniowe procesory maja wspólna pamięć podręczną i
> wtedy jest pewna różnica między nimi, a wieloma procesorami solo. Nie
> wspominając o poszerzonym zestawie instrukcji w nowszych modelach.
Duzo zalezy od samej implementacji cache L2 i jej wielkosci.
Spojrz chociazby na C2D i X2 - u AMD kazdy rdzen ma oddzielna ale
tylko po 512 lub 1 MB na rdzen, a mimo to jest zegar w zegar wolniejszy
od C2D z pamiecia wspoldzielona, ale za to wieksza. Inna sprawa ze
zapewnienie spojnosci cache L2 przy takiej architekturze jest naprawde
duzym problemem i stad zapewnie rekordowo duza ilosc bledow w C2D.
Przecietny zjadacz chleba, gracz itp. nawet ich nie zauwazy, cieszy sie
po prostu wydajnoscia nowej architektury, ale to pole do dzialania dla
potencjalnych exploitow - stad m.in takie a nie inne zdanie Theo de Raadt'a
o C2D.
-- Pozdrawiam, Michal Bien mailto:mbien@mail.uw.edu.pl #GG: 351722 #ICQ: 101413938 JID: mbien@jabberpl.orgReceived on Sun Nov 18 20:45:06 2007
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Sun 18 Nov 2007 - 20:51:11 MET