Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

Autor: Paweł Cern <imie_at_nazwisko.pl>
Data: Sun 10 Sep 2006 - 14:50:45 MET DST
Message-ID: <31ba4$45040a26$3eb3255a$30698@news.chello.pl>

>
> Mam wrażenie że tu AMD daje ciała :)
>

... na pierwszy rzut oka. Ponieważ dyskusja poszła tak daleko, postanowiłem
zajrzeć do dokumentacji podstawki Socket 940. Okazuje się, że wszystkie
linie opisane jako DQS pełnią funkcję DQS tylko gdy współpracują z
pamięciami (chipami pamięci) w organizacji x4 (4 bity). W przypadku pamięci
w organizacji x8 i x16, połowa wyjść DQS procesora (18 sztuk dla pamięci
ECC, 16 dla nie ECC) pełni funkcję wyjść DM. Podobne rozwiązanie jest w
intelowskich Xeonach.

Paweł
Received on Sun Sep 10 14:55:06 2006

To archiwum zostało wygenerowane przez hypermail 2.1.8 : Sun 10 Sep 2006 - 15:51:07 MET DST