Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

"Paweł Cern" <imie@nazwisko.pl> wrote in message
news:733de$44fdecea$3eb3255a$27427@news.chello.pl...
> >
>> Oczywiscie ze nie. Po pierwsze szyna do pamieci jest 128 bitowa (AMD) i
>> 2x64 bitowa (Intel), oczywiscie w dual channel, wiec z definicji trzeba
>> przeczytac co najmniej 16 bajtow.
>
> Oczywiście że nie, szyna jest 128-bitowa ale niekoniecznie całe 128 bitów
> bierze udział w transakcji. Determinuje to maska.

Wydaje mi sie ze nie przeczytales jednego z moich poprzednich postow! Linie
maski nie sa we wspolczesnych procesorach x86 podpiete. Intel kiedys w
niektorych wersjach chipsetow serwerowych je podpinal ale to juz dawno
nieaktualne. Wiec cale 128 bitow bierze udzial w transakcji.

>> prawde wiecej tzn. 4 bursty po 16 bajtow (AMD) lub 8 burstow po 2x8
>> bajtow (Intel). Tak wiec zawsze zeby odczytac bajt, bit czy inna
>> niewielka porcje danych i tak trzeba odczytac z pamieci duzo wiecej.
>>
>
> To dlaczego ludzie płaczą że DDR-y 533 na niskich timingach są czasami
> szybsze niż 800-ki? I to nie zawsze, zależy od testu.

Nie rozumiem co masz na mysli?

>> Dodatkowo, przeciez rejestry sa co najmniej 32-bitowe, wiec nie da sie do
>> nich zaladowac po prostu 1 bajtu!
>
> Poczytaj, potem pisz.

Spokojnie, po co rosnie Ci adrenalina?

>...W 16-bitowych x86 miałeś AX i mogłeś ładować na raty, AH i AL.

A w 8-bitowych i to niekoniecznie x86 byly rejestry 8-bitowe i mialoby to
cos udowodnic? Ja pisze o wspolczesnych procesorach 32/64 bitowych.

>> No wlasnie o tym mowie, oczywiscie ze nie moze jednego bitu, tak samo jak
>> nie moze jednego bajtu.
>>
>
> Jeden bajt może. Przy rejestrach peryferiów nawet MUSI mieć taką
> możliwość.
>

Co nie zmienia faktu ze ze kontroler i tak zawsze odczyta pelna linie
cache'u w AMD (64 bajty) lub sektor cache'u w Intelu (128 bajtow) o czym
pisalem wczesniej.

Pzdr.,

-- 
uC
www.ultracode.eu