Autor: Radoslaw Sokol (rsokol_at_magsoft.com.pl)
Data: Fri 13 Feb 2004 - 09:37:13 MET
Sander wrote:
>
> Pentium 4 Willamette/(Northwood ?) - 20
> Pentium 4 Prescott - 31
Jeszcze gwoli uzupełnienia: o ile się nie mylę, powyższe
dane (Wilamette/Northwood: 20, Prescott: 31) dotyczą dłu-
gości potoku wykonawczego, bez uwzględniania ośmiu dodat-
kowych etapów dekodujących rozkazy. Zatem instrukcje z
trace cache są wykonywane przez 20/31 etapów, jednak czysty
kod x86 pobierany sekwencyjnie z pamięci przechodzi efek-
tywnie przez 28/39 etapów. Tak przynajmniej zinterpretowałem
opis architektury P4 podany w skrócie w serwisach interne-
towych (np. AnandTech).
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | mailto:rsokol_at_magsoft.com.pl | | | http://www.grush.one.pl/ | \................... ftp://ftp.grush.one.pl/ ............../
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 13:13:02 MET DST