Autor: Rafał Bartoszak (sprocket_at_sys.pl)
Data: Sat 14 Jun 2003 - 12:07:15 MET DST
On Sat, 14 Jun 2003 11:31:45 +0200, ksmx wrote:
[...]
> Wiesz, nie wiem czy rozrozniasz dwa pojecia:
> 1) Zestaw instrukcji RISC (mikrojadro w 486)
> 2) Technologie, ktore najpierw pojawily sie w procesorach RISC:
> - 1 potok, jedno ALU,
> - wiele potokow, jedno ALU (architektura skalarna),
> - wiele potokow, wiele ALU (architekture superskalarna),
> - i kilka innych.
Jakoś sobie radzę :)
> Wiesz, ja nie napisalem, ze procesor 486 ma architekture RISC.
OK, ale ja tak zrozumiałem
> Napisalem, ze w srodku 486 siedzi RISC a to oznacza, ze w srodku
> procesora CISC jakim jest 486 jest mikrojadro RISC, ktore
> wykonuje tzw. mikrokod, na ktory sa tlumaczone wszystkie rozkazy
> , ktore skladaja sie na CISC.
Ale - IIRC - tłumaczone są dopiero przed wykonaniam, a w K6
transkodowane są natychmiast po pobraniu, i takie też są cache'owane.
Stąd moja uwaga, że "prawdziwy RISC" w PC zaczyna się od K6 (właściwnie
NexGen)
>> Fakt bezsporny - 2 - 2,5 raza szybszy niż 386, właśnie głównie dzięki
>> zastosowaniu architektury RISC.
> Poza tym do architektury RISC to mu daleko ;)
no tak: precyzja
...dzięki zastosowaniu pewnych elementów charakterystycznych dla
architektury RISC. Lepiej ? :)
pozdro...
-- ___________________________________________________ [ |>|>|> sprocket ] [ Rafał Bartoszak sprocket_at_sys.pl ] ...i dlatego Kartagina musi zostać zniszczona...!!!
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 10:26:43 MET DST