Autor: ksmx (kosma_at_nospam.plusnet.pl)
Data: Sat 14 Jun 2003 - 11:31:45 MET DST
Użytkownik "Rafał Bartoszak" <sprocket_at_sys.pl> napisał w wiadomości
news:grlnvqf0tf4t.z2e5sankkt7w$.dlg_at_40tude.net...
> On Sat, 14 Jun 2003 10:58:47 +0200, ksmx wrote:
> A niby co mam tam wyczytać ?
> Toż piszę, że dane przetwarza potokowo (tak jak RISC), ale nawet nie
> wszystkie (float). Poza tym pracuje na instrukcjach typowych dla CISC,
> więc potok nie przetwarza informacji tak sprawnie, jakby mógł.
> Ot - wsadzili świni siodło...
Wiesz, nie wiem czy rozrozniasz dwa pojecia:
1) Zestaw instrukcji RISC (mikrojadro w 486)
2) Technologie, ktore najpierw pojawily sie w procesorach RISC:
- 1 potok, jedno ALU,
- wiele potokow, jedno ALU (architektura skalarna),
- wiele potokow, wiele ALU (architekture superskalarna),
- i kilka innych.
Wiesz, ja nie napisalem, ze procesor 486 ma architekture RISC.
Napisalem, ze w srodku 486 siedzi RISC a to oznacza, ze w srodku
procesora CISC jakim jest 486 jest mikrojadro RISC, ktore
wykonuje tzw. mikrokod, na ktory sa tlumaczone wszystkie rozkazy
, ktore skladaja sie na CISC.
> Fakt bezsporny - 2 - 2,5 raza szybszy niż 386, właśnie głównie dzięki
> zastosowaniu architektury RISC.
Poza tym do architektury RISC to mu daleko ;)
ksmx
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 10:26:41 MET DST