Re: pl.comp.pecet.overlocking?

Autor: dymek (dymek_at_tenbit.pl)
Data: Wed 28 May 2003 - 08:56:59 MET DST


> 3. Teraz jesli chodzi B0 i 1,6V (nigdy nie bylem w tym dobry :-P) to przy
> nizszym napieciu, dla bramki logicznej "wezszy" jest tkzw. obszar

Troche namieszalem z tym, oczywiscie chodzi o wyzsze napiecie i "szerszy"
obszar zabroniony. Przy podwyzszaniu napiecie referncyjne przesuwa sie
"uciekajac"
od obszaru zabronionego. Dla zainteresowanych polecam artykul:
http://www.dzikie.net/?mode=1&cel=ocguide

dymek



To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 10:18:07 MET DST