Autor: Radoslaw Sokol (rsokol_at_magsoft.com.pl)
Data: Fri 30 Aug 2002 - 12:05:51 MET DST
Radoslaw Sokol wrote:
>
> przesył paczki 64 bajtów danych wyjdzie, że pamięć CAS 3
> potrzebuje na taki przesył 22 cykli, a CAS 2: 21 cykli
> (dla pamięci SDR SDRAM; dla DDR odpowiednio 14 i 13 cykli).
Autokorekta: 64 bajty dla DIMMa to 8 przesyłów, więc:
SDR SDRAM CAS 2: 6 + 8 = 13 cykli
SDR SDRAM CAS 3: 7 + 8 = 14 cykli
DDR SDRAM CAS 2: 6 + 4 = 9 cykli
DDR SDRAM CAS 3: 7 + 4 = 10 cykli
Zakładając cykl x-1-1-1-1-1-1-1 przesyłu.
Widać tu, iż pamięci DDR bardzo silnie zależą od opóźnień
nawet przy teoretycznych (najlepszych) warunkach ciągłego
przesyłu. Pamięć SDR 2-2-2 (6 + 7 = 13 cykli na 64 B) może
wręcz dogonić pamięć DDR 3-3-3 (9 + 3 = 12 cykli na 64 B).
W warunkach rzeczywistych (gdzie często zdarzają się "pudła"
w dostępie do pamięci i trzeba zmieniać adres) taka różnica
parametrów może nawet spowodować większą wydajność mojej
przykładowej pamięci SDR od marnej pamięci DDR :)
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | mailto:rsokol_at_magsoft.com.pl | | | http://www.magsoft.com.pl/~rsokol/ | \................... ftp://sokol.gliwicki.necik.pl/ ......./
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 01:22:12 MET DST