Autor: GLide (glide_at_terramail.pl)
Data: Tue 02 Apr 2002 - 01:48:06 MET DST
On Sun, 31 Mar 2002 15:21:35 -0600, "Pszemol" <Pszemol_at_PolBox.com>
wrote:
>Tak myślę...
To zle myslisz.
>No właśnie o to mi chodzi... Jeśli procek rząda danych 100
>milionów razy na sekundę to nic nie pomoże to, że dane będą
>gotowe wcześniej... Tak czy inaczej zostaną pobrane wtedy,
>gdy procesor będzie je potrzebował...
Jak nie pomoze jak pomoze. W znakomitej wiekszosci jest tak, ze procek
musi czekac na przeslanie danych z pamieci. Jesli mozna zrobic tak aby
czekal troche krocej to chyba zysk bedzie?
>Ja twierdzę, że przyrostu nie będzie wcale, no bo skąd?
Stad, ze procesor bedzie czekal krocej na dane z pamieci RAM.
>Wyobraź sobie taką sytuację... Autobus odjeżdza z przystanku
>co godzinę... O 8:00, 9:00, 10:00... Jeśli przyjdziesz na
>przystanek o 8:45 to zajedziesz na miejsce wcześniej o 10 minut
A jesli przyjdziesz o 7.45?
>niż wtedy, gdy przyjdziesz na przystanek o 8:55? Nie...
>I tak samo jest z pamięciami... Co z tego, że dostarczą "pasażera"
>ciutkę wcześniej skoro i tak procesor go odbierze dopiero o 8:00?
T piszesz o przeslaniu danych szybciej o "jakas czesc" taktu
procesora.
A co jesli te dane beda szybciej o jeden takt?
>To znaczy co wygląda inaczej? Bo dostęp do pamięci nie odbywa się
>z prędkością 1GHz - szyna dostępu do pamięci pracuje z prędkością
>znaną pod nazwą FSB, czyli w naszym przypadku 100MHz.
Niektore chipsety moga taktowac inaczej FSB a inaczej pamieci (np
FSB+33MHz) Czy dla ciebie wszystko w blaszakach musi pracowac tak do
konca synchronicznie?
Pozdrawiam
GLide
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 00:37:47 MET DST