Autor: Wojciech Giersz (chektor_at_malenstwo.iinf.polsl.gliwice.pl)
Data: Wed 12 Dec 2001 - 11:20:25 MET
> Wyja=B6nij mi wi=EAc, dlaczego informacja o obszarze cache'owalnej pami=
=EAci
> znajduje si=EA w dokumentacji z materia=B3ami developerskimi Intela
> dotycz=B1cej _chipsetu_ (konkretnie m=F3wi=EA o TXie, kt=F3rego sam nieda=
wno
Bo kontroler cache i Tag RAM sa w tym przypadku zaszyte w chipsecie.
> GoTaR <gotar_at_priv0.onet.pl>=09=09USA sux
--=20
Chektor
=2E.Wojciech.Giersz.....................................Voice.+48-032-23120=
60..
=2E.chektor_at_malenstwo.iinf.polsl.gliwice.pl................................=
=2E...
=2E....... What this country needs is a good five dollar plasma weapon. ...=
=2E...
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 23:34:06 MET DST