Autor: Radoslaw Sokol (rsokol_at_magsoft.com.pl)
Data: Fri 07 Dec 2001 - 08:52:14 MET
Hi,
Suszi wrote:
>
> a nie jest tak ze RIMMy maja 4 banki szeregowo ??
> i calosc taktowana 800mhz
> czyli dostep do danych nie sekwencyjny tak jakby 200 mhz :-))
Szeregowość banków nie gra tu roli -- transfer rzeczywiście jest
IIRC 400 MHz w technologii DDR, czyli 800 MHz DDR, jednak jest
16-bitowy lub 32-bitowy w zależności od konstrukcji chipsetu,
a w związku z tym zapełnienie 64-bitowej szyny danych procesora
trwa od 4 do 2 "taktów" pamięci. Ale jak już się pamięć rozpędzi,
to pojedynczy kanał 16-bitowy może rzeczywiście zapewnić zapełnianie
cache z całkiem rozsądną prędkością.
Problem w tym, że większość oprogramowania bardzo intensywnie
wykorzystuje skoki powodujące opróżnienie cache, i w ten sposób
"zatyka" RDRAM ciągłym "startowaniem od zera". Procesor i płyta
dostosowane do RDRAM muszą mieć sporo klasycznej pamięci cache
aby niwelować ten efekt, a i tak nie da się go całkowicie
skompensować przy jednym kanale (i850 ma dwa kanały i od razu
dwa razy lepiej sobie radzi, jednak zwiększa to jeszcze bardziej
koszt całego systemu).
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | mailto:rsokol_at_magsoft.com.pl | | | http://www.magsoft.com.pl/~rsokol/ | \................... ftp://sokol.gliwicki.necik.pl/ ......./
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 23:32:05 MET DST