Autor: Wojciech Giersz (chektor_at_io.gliwice.pl)
Data: Fri 16 Mar 2001 - 14:03:01 MET
> Zgadzam si=EA, =BFe na chipsecie VIA, kt=F3ry ma troszk=EA s=B3absz=B1 im=
plementacj=EA
> AGP od BXa Intela, liczba klatek mo=BFe by=E6 mniejsza, ale przy takich
> rozdzielczo=B6ciach b=EAd=B1 to r=F3=BFnice minimalne i w zasadzie niezau=
wa=BFalne.
W=B3asnie w takich rozdzia=B3kach r=F3=BFnice b=EAd=B9 istotne, no bo jak w
przyk=B3adzie, kt=F3ry poda=B3em wczesniej -- 30fps na BX i 25 na VIA -- im=
ho te
5 klatek jest dosc wa=BFne.
> Krzysiek
--=20
Chektor
=2E.Wojciech.Giersz....................................Voice.+48-032-231206=
0..
=2E.chektor_at_malenstwo.iinf.polsl.gliwice.pl............chektor@io.gliwice.p=
l..
=2E.... Reincarnation: Life sucks, then you die. Then life sucks again ....=
=2E..
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 21:40:25 MET DST