Autor: Andrzej Popowski (popej_at_friko1.onet.pl)
Data: Fri 23 Jul 1999 - 22:13:34 MET DST
Fri, 23 Jul 1999 02:21:20 +0200, "winDoZo" <windozo_at_kki.net.pl>
piszesz:
>>Dokladnie rzecz biorac wielkosc cachowanej pamieci zalezy od
>>kontrolera cache. W przypadku starego Pentium i plyt Socket7
>kontroler
>>L2 byl w chipsecie, a w przypadku Celerona jest w procesorze.
>
>Dokladnie rzecz biorac wielkosc cachowanej pamieci nie zalezy od
>kontrolera, tylko od wielkosci cache, niezaleznie gdzie on sie
>znajduje na plycie czy w procku.
P2 233 ma 512kB cache i obszar cachowalny 512MB
P2 350 ma 512kB cache i obszar cachowalny 4GB
Celeron ma 128kB cache i obszar cachowalny 4GB
Wielkosc cache jest tylko jednym z czynnikow okreslajacych obszar
cachowalny. Piszac o kontrolerze mialem na mysli jego wszystkie
parametry: architekture cache, wielkosc TAG RAM i mozliwe rozmiary
pamieci cache.
Pozdrowienia,
Andrzej Popowski
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:48:10 MET DST