Autor: Maciej W. Rozycki (macro_at_amg.gda.pl)
Data: Mon 30 Mar 1998 - 21:22:10 MET DST
On 30 Mar 1998, Grzesio wrote:
> Do kontroli parzystosci adresu sluzy linia HAPA (ew. niech mnie ktos
> poprawi, bo nie jestem pewny) czyli noga 248 w Socket7. Natomiast
> magistrala adresowa z chipsetu do pamieci am w HX 12 bitow i do tego RASy
> (4 wspolne) i CASy (8 ale po 4 na kazdy bank). Dane pochodza z oficjalnej
> dokumentacji Intela, wiec jezeli ktos wie cos wiecej, to chetnie sie z nim
> zgodze.
W procesorze Pentium, do kontroli parzystosci na magistrali adresowej
sluza linie AP[3:0] (Pentium sprawdza parzystosc adresow wystawianych
przez inne urzadzenia), zas w przypadku magistrali danych, odpowiednie
linie to DP[7:0]. W przypadku niezgodnosci, zglaszany jest wyjatek
Machine Check (o ile nie jest zamaskowany).
-- + Maciej W. Rozycki, Technical University of Gdansk, Poland + +--------------------------------------------------------------+ + e-mail: macro_at_ds2.pg.gda.pl, PGP key available +
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:07:58 MET DST