Autor: Paweł Tadejko (ptad_at_box.zetobi.com.pl)
Data: Mon 27 Oct 1997 - 14:14:50 MET
>>milosz danielewski wrote:
>
> Jest 8 rejestrow koprocesora
Masz racje
8 rejestrów 32 bitowych procesora i 8 rejestrow 80 bitowych kooprocesora,
mozna przesylac zwlaszcza pomiedzy rej. kop. a procesorem 64 bitowe bloki
danych
>
> O naiwnosci ! Tez bym chcial, zeby tak bylo !
>
tak jest w prawdziwych procesorach wektorowych,
a poza tym istnieje cos takiego jak kolejne kroki wykonywania instrukcji
pobranie, dekodowanie, pobranie argumentow, wykonanie
w przypadku MMX np. pobranie i dekodowanie odbywa sie tylko na poczatku
dla calego bloku danych raz, (SIMD)
> Wielopotokowy. Pod tym wzgledem ( kolejnosc instrukcji w pamieci )
>optymalizacje na P i PMMX wygladaja tak samo.
Nie ma takiego pojecia jak "wielopotokowy"
Potokowy - (PIPE-LINE Processing) - w pentium MMX (dwa potoki) a PII (trzy)
Teksturowanie - kazdy algorytm mozna w mniejszym lub wiekszym stopniu
zrownoleglic - w przypadku teksturowania jest to operacja interpolacji
ale komu chce sie wysilac, jesli iP MMX to tylko chwilowa technologia
przejsciowa
Tez uwazalem od poczatku, ze MMX to zlom (polemizowac zawsze mozna)
ale i tak sobie kupie iP MMX 166 a nie AMD k6 200
ptad
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:29:13 MET DST