Autor: Andrzej Karpinski (karpio_at_fenix.xyz.lublin.pl)
Data: Wed 27 Aug 1997 - 15:05:26 MET DST
> Maja czasy dostepu cos kolo tego co mialy cache (7-10 ns), i nawet usmiecha
> mi sie miec np. 64 MB cache :-)))
Dostep do cache moze byc realizowany w cyklach 2-1-1-1, dostep do
najszybszego SDRAM przy 66MHz to w najlepszym wypadku 7-1-1-1. Czyli na
przeslanie z cache 4rech paczek po 64bity potrzebujesz 2+1+1+1 taktow, a
aby to samo zrobic z SDRAMu potrzebujesz 7+1+1+1 taktow. Jak nietrudno
zauwazyc, wynika z tego ze cache jest o polowe szybszy :> Dla ulatwienia
dodam, ze z pamieciami EDO mozna gadac w cyklach 5-2-2-2 czyli JEDEN takt
wolniej niz SDRAM... Czas dostepu dotyczy odstepow miedzy kolejnymi
doczytami (-1-1-1) i istotnie jest porowywalny dla cache i SDRAM.
karpio
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:18:58 MET DST