Autor: Andrzej Karpinski (KARPIO_at_golem.umcs.lublin.pl)
Data: Thu 03 Apr 1997 - 00:04:32 MET DST
>czy ktos moglby mnie oswiecic w ponizszej sprawie?
>czas dostepu cache to ok. 15 ns jesli sie nie myle, zas ten czas w
>przypadku SDRAM 6-10 ns (zrodlo: cennik TCH). no to jaka role w takim
>przypadku spelnia cache skoro jest wolniejszy od RAMu?
SDRAM ma czas dostepu 10 i wiecej ns (typowo). Cache (obecnie) 6-7ns. Ale
nie w tym rzecz. Czas dostepu oznacza predkosc z jaka uklad jest w stanie
dostarczac kolejne porcje informacji. I jest ona z grubsza w przypadku
SDRAM i Pipelined Burst cache podobna. Tajemnica tkwi w cyklach dostepu
do pamieci:
SDRAM w chwili obecnej jest obslugiwany w trybie burst (lub wide burst).
Po podaniu adresu, po 7-miu taktach mozna odczytac pierwszy bajt
informacji, kolejne trzy (siedem) juz co takt. Czyli mamy cykl odczytu z
pamieci: 7-1-1-1. I miedzy tymi -1-1-1 jest faktycznie nie mniej niz
10ns. I to jest czas dostepu podowany na kostkach.
Pamiec cache dziala troszke inaczej. Jest wydzielona kostka tag, jest
specjalny kontroler, nota bede calkiem niezly komputer ;)) ktorego
zadaniem jest znacznie szybciej przeszukac i dac odpowiedz, czy dane sa
juz w pamieci, oraz w miare szybko je podeslac. Konstrukcja SRAMu (hm...
uogolniajac - nie az tak zmultipleksowane linie adresowe (sorry za
nietechniczne sformulowanie)) pozwala na odczytanie pierwszego bajtu juz
po 2-3 taktach. Nastepne co 1 takt. Czyli mamy przy odpowiednio szybkich
pamieciach cykle 2-1-1-1.
Porownajmy:
SDRAM: 7-1-1-1 - na odczytanie 64x4 bitow potrzeba 10 taktow
SRAM: 2-1-1-1 - na odczytanie tej samej ilosci informacji potrzeba 5
taktow.
Wniosek: SRAM (cache) _JEST O POLOWE SZYBSZY_ , co wykazalem pokazujac
konkretnie takty i ogolna zasade ;)
pozdrawiam serdecznie,
karpio
PS. Hehe... Jak to milo czasem zablysnac nieprzydatna teoria... Cale
szczescie ze czasem sie przydaje i pozwala na osiagniecie konkretnych
rezulatatow ;) Ale za to akurat mi placa ;->>>
PS2. Dla porownania z najszybszymi kostkami EDO mozna gadac w cyklach 5-2-
2-2, a w praktyce 5-3-3-3. Policzcie sobie ile to jest wolniej od
SDRAMow, uwzglednijcie 99% wspolczynnik trafien zewnetrznego cache, 96%
wspolczynnik trafien wewnetrznego cache i zastanowcie sie, dlaczego po
wymianie EDO na SDRAM wlasciwie nie widac roznicy w normalnych testach
aplikacyjnych ;) Btw. przy obecnych cenach moim zdaniem nie warto pchac
sie w SDRAM.
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:00:56 MET DST