Autor: Krzysztof Halasa (khc_at_hq.pm.waw.pl)
Data: Fri 22 Nov 1996 - 09:16:56 MET
=?iso-8859-2?Q?Micha=B3?= Mosiewicz <mimo_at_lodz.pdi.net> writes:
> A czy CPU musi wiedzieć skąd jaki był adres danych, które dostaje? Od
> czasów spectrusia i atari procesory już nie działają tak, że wystawiają
> adres, czekają na dane a dopiero później wystawiają następny adres. Po
> prostu z chwilą pojawiania się danych na szynie danych, adres który
> został wystawiony, żeby je zebrać, może być już dawno zapomniany.
Po pierwsze, dostepem do RAM (tej z parzystoscia, nie cache) zajmuje sie
sterownik cache, a wiec sposob dzialania procesorow nie ma tu nic do rzeczy.
Biorac to pod uwage, oczywiste jest, ze sterownik cache musi wiedziec,
jaki jest adres danej znajdujacej sie na magistrali. Ale to i tak nie ma nic
do rzeczy, poniewaz istota kontroli parzystosci jest wykrywanie przeklamania
bitu w RAM, a nie wykrywanie miejsca wystapienia takiego przeklamania.
> A to wynika właśnie z tego, że w EDO adres wyboru kolumny przegania o
> jeden cykl dostępu pojawiające się dane. Na tym polega przyspieszenie
> EDO.
Co niestety ma sie nijak do problemu parzystosci EDO.
-- Krzysztof Halasa Network Administrator of The Palace of Youth in Warsaw
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:57:06 MET DST