Autor: Grzegorz Szyszlo (ZNIK_at_avalon.wbc.lublin.pl)
Data: Wed 13 Mar 1996 - 10:20:51 MET
piotrs_at_tch.waw.pl (Piotr Sobczak) wrote:
>DARIUSZ PILAREK napisal (-a) :
> > > Plyta P55TP4N zastapila plyte P55TP4XE. Zasadnicza roznica polega na tym, ze
> > To moze ktos cos powie o roznicy miedzy P55TP4 a P55SP4. Wiem, ze w tej
> > drugiej jest SiS chipset, ale jakie sa roznice w dzialaniu?
> >
>P55SP4 jest zbudowana na chipsecie SiS 551x. Tak jak "Triton I" ma
>zintegrowany kontroler BusMaster EIDE, obsluguje SIMMy EDO, 32-bit, 36-bit.
>Moze pracowac z jednym SIMMem o wielkosci wiekszej niz 4MB. Oczywiscie ma
>tez obsluge cache Pipelined Burst. Ma tez jakies wsparcie dla procesorow
>klasy Pentium firm Cyrix i AMD. Ogolenie jest troszeczke wolniejsza od plyt
>Triton-owych ASUSa (ma szybsza transmisje z/do pamieci ale grafika juz nie
>jest tak szybka jak w "Triton-owych"). Mozna wlozyc max. 512MB RAMu i 1MB
>cache (Triton moze max. tylko 128MB RAMu i 512kB cache).
>
>Piotrek
>piotrs_at_tch.waw.pl
>
w instrukcji do mojej (SIS) pisze ze max 2MB pipelined.
--
oOOo /===================================\
/=====\__/=====/ http://avalon.wbc.lublin.pl/~znik |
| Grzegorz Szyszlo mailto:ZNIK_at_avalon.wbc.lublin.pl |
\===================================================/
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:39:53 MET DST