Autor: Jurek (laskaje_at_ctrvax.vanderbilt.edu)
Data: Fri 23 Feb 1996 - 21:32:36 MET
piotras_at_zeus.polsl.gliwice.pl (Piotr Auksztulewicz) wrote:
>Nie mam szczegolowych danych o Pentium, ale sadza ze tak. Nie wiem czy
>pamietasz, ale 486 ma 4 sygnaly wyjsciowe BE0 - BE3 wlaczajace poszczegolne
>cwiartki magistrali danych, a linie adresowe sa od A2 do A31 (nie ma A0, A1).
Mechanizm, o ktorym piszesz pozwala na dostep do wybaranych 8/16/32
bajtow w sytuacji, gdy _procesor_ widzi taka potrzebe. Ale jak mu sie
zachce 32 bitow to wystawia wszystkie (BE0 - BE3) i nie pyta, czy
pamiec sobie z tym poradzi.
Moje watpliwosci odnosnie P dotycza wlasnie sytuacji, w ktorej on ma
ochote na cale 64 a pamiec ma jeden 32 SIMM i nie moze w jednym
dostepie obsluzyc. W jednym z postingow ktos podal, ze i owszem jest
to mozliwe bez posrednictwa cache. Nadal troche w to watpie, choc moze
ktos wymyslil taka opcje - ale nie wiem po co, jezeli w jakiej
aplikacji jest taka potrzeba (mysle raczej o tzw. embedded systems) to
zawsze jest P OverDrive. A juz calkiem nie widze jak P mialby zgadywac
co ma zrobic w sytuacji gdy sa banki obsadzone w pelni i do tego jakis
niepelny.
Kontrolery cache/szyny (o ktorych niestety wiem jeszcze mniej :-( )
moga to spokojnie zalatwic, pytanie tylko za jaka cene? W
szczegolnosci chodzilo mi o to, czy taka plyta w zaleznosci od
sytuacji przelacza sie pomiedzy trybami 32 i 64 dostepu do pamieci,
czy na stale (niezaleznie od obsadzenia bankow) uzywa 32.
Jurek
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:39:15 MET DST