> Rozwiązanie nie w 100% pewne, ale lepszego nie wymyślę
> nie będąc na wykładach i nie znając terminologii konkretnego
> wykładowcy ;)
>
> Ponieważ transfer odbywa się blokami po 4*32 bity, w sumie
> linia powinna mieć IMHO 16 bajtów (128 bitów). Wtedy jeden
> transfer odpowiada jednej linii. Ponieważ mamy dwie ścieżki
> asocjacji (zakładam, że "drożność" odpowiada "asocjacji"),
> jeden blok powinien mieć 8 KiB pojemności. W bloku zmieści
> się wtedy 8 KiB / 16 B, czyli 2 Ki linii, co daje 10-bitowy
> adres linii. Ponieważ offset (16 B na linię) ma szerokość
> 4 bitów, 32-10-4 daje 18 bitów na identyfikator (tag) linii.
>
Ja znalazlem cos takiego:
Pamiec podreczna L2 miesci 4 strony o rozmiarze 4KB każda. sterownik pamieci
L2 realizuje wypelnienie lini w trybie transferu blokowego 4 slow
32-bitowych. Jesli pamiec bedzie zorganizowana jako 2-drozna to linia
powinna zawierac .......16=2^4............ bajtow a w bloku powinno byc
.....2^9=512......... lini. Przestrzen adresowa pamieci glownej ma 2^32
bajtow,
zatem etykieta adresowa (identyfikator) linii powinna zawierac
...19=(32-(9+4))......
bitow.
I teraz już sam nie wiem :( Jakie znaczenie ma ilość stron o danym rozmiarze
? np 16 stron o rozmiarze 2KB kazda ?? jeszcze raz dzieki za pomoc ( dzieki
od wielu studentów ) :)
Received on Thu May 20 21:05:23 2004
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 25 May 2004 - 09:23:16 MET DST