On 2011-10-08 16:00, Tom01 wrote:
> W dniu 08.10.2011 13:53, Rafał Łukawski pisze:
>> To nie jest prawda. Proszę zapoznać się np. z charakterystyką pamięci
>> DRAM. W skrócie wybranie adresu jest kosztowne, odczytywanie kolejnych
>> komórek (słów) znacznie mniej
>>
>> Oczywiście każdy typ pamięci (np. Static RAM, ew Flash MLC/SLC itp)
>> należy przeanalizować niezależnie, producenci wprowadzają różnego
>> rodzaju usprawnienia, więc jedyną wyrocznią jest datasheet.
>
> Może Pan przytoczyć źródło tych danych a najlepiej i same wartości o
> jakich mówimy?
Dla każdej technologii jest inna specyfika, dla przykładu DDR SDRAM:
http://pl.wikipedia.org/wiki/CAS_latency
Ogólna zasada, aby zaadresować komórke - wybieramy wiersz, kolumne,
dopiero po tych operacjach (wzlględnie czasochłonnych) można
strumieniowo pobrać paczke danych
Gdy zmieniamy tylko kolumne jest to szybsze niz gdy zmieniamy wiersz i
kolumne (row, col).
Przykładowy cytat z w/w:
"Innym czynnikiem utrudniającym wyliczenie dokładnych opóźnień jest
wykorzystanie transferów ciągłych. Nowoczesny mikroprocesor może mieć
wielkość linii pamięci podręcznej wielkości 64 bajtów, wymaga to 8
transferów po 64-bity (8 bajtów) do wypełnienia linii. Za pomocą
opóźnienia CAS można wtedy dokładnie zmierzyć tylko czas przesłania
pierwszego słowa. Za czas przesłania kolejnych odpowiada opóźnienie RAS."
>
-- Western Digital Silver Partner - http://luktronik.pl/Received on Sat Oct 8 16:30:03 2011
To archiwum zostao wygenerowane przez hypermail 2.1.8 : Sat 08 Oct 2011 - 16:51:01 MET DST