W dniu 06.03.2011 11:11, Sergiusz Rozanski pisze:
> Tzn bardzo dobrym przybliżeniem było to że w przypadku RISC
> _każdy_ rozkaz zajmuje 1 cykl cpu - są to proste operacje, a
> ich redukcja ilościowa też przyspiesza wykonywanie.
Widzę tutaj parę nieścisłości.
Przede wszystkim RISC *nigdy* nie miał redukować liczby
rozkazów. Ba, często RISCe mają bardzo dużo rozkazów, czasem
bardzo skomplikowanych nawet.
Najważniejsza zmiana polega na likwidacji trybów adresowania.
Rozkazy operują tylko na rejestrach wewnętrznych. Jedynie wy-
dzielone operacje LOAD i STORE są realizowane z wykorzysta-
niem pamięci zewnętrznej (i ew. jakichś trybów adresowania)
i w związku z tym mogą zająć więcej niż jeden cykl pracy pro-
cesora.
Zresztą mikrokontrolery AVR8, zaliczane przecież do RISCów,
wiele rozkazów realizują w 2-3 cyklach zegarowych. Choćby
instrukcje porównania i skoków, o ile pamiętam.
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | http://www.grush.one.pl/ | | | Politechnika Śląska | \........................................................../Received on Sat Mar 12 14:00:03 2011
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Sat 12 Mar 2011 - 14:51:03 MET