MC <m5c@go2.pl> napisał(a):
> > Moglem sie domyslic. Zapis z L1(w-t) do L2 nie jest natychmiastowy, przy
> > zmianie wartosci w L1 ustawiny jest jedynie "dirty bit" i jezeli jest
> > zgloszenie do odpowiadniego obszaru L2, to wtedy dopiero nastepuje jego
> > uaktualnienie (L1->L2). Od poczatku chyba jest oczywiste, ze do jednego
> > obszaru pamieci, nie mozemy "jednoczesnie" wpisywac roznych wartosci.
> >
> Właśnie o tym blokowaniu zapisu piszę od dwóch dni. Nie ma go w przypadku
> indywidualnych cache dla każdego rdzenia z równie oczywistych powodów.
>
ale jest za to kazdorazowo zapis L1->L2->RAM. W C2D odbywa sie to jedynie
pomiedzy L1 i L2, oczywiscie do momentu, kiedy nie brakuje pamieci L2.
-- Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/Received on Tue Jul 31 20:50:07 2007
To archiwum zostało wygenerowane przez hypermail 2.1.8 : Tue 31 Jul 2007 - 20:51:25 MET DST