Re: Wrzesień 2006 - koniec ery AMD?

Autor: ukasz Ledchowski <lukled_at_tlen.pl>
Data: Fri 10 Mar 2006 - 01:13:34 MET
Message-ID: <duqgbd$iaf$1@inews.gazeta.pl>
Content-Type: text/plain; charset=utf-8

mgs wrote:

> > To będzie pierwszy pełnowartościowy pecetowy procesor wektorowy.
> > Każdy rdzeń podczas jednego cyklyu zegara będzie mógł
> > wykonać równocześnie:
> >
> > 1 instrukcję SSE3 128 bitową mnożenia
> > 1 instrukcję SSE3 128 bitową dodawania
> > 1 instrukcję SSE3 128 bitową zapisu
> > 1 instrukcję SSE3 128 bitową odczytu
>
> Gdzie tu wektorowość?

Instrukcje SSE to instrukcje wektorowe. Rejestr 128-bitowy podzielony
jest na 4 części 32-bitowe (liczby zmiennoprzecinkowe pojedynczej
prezycji, w przypadku SSE2 możliwe są też inne konfiguracje), na
których w jednym cyklu zegara możesz wykonać równolegle wymienione
wyżej operacje. Nie rozumiem tylko czemu dodanie dodatkowych jednostek
wykonawczych ma go uczynić pełnowartościowym:) 

-- 
# Łukasz Ledóchowski
# gg: 503647 lukled@tlen.pl
# http://allegro.pl/my_page.php?uid=10223
# http://aukcje.wosp.org.pl/show_user_auctions.php?uid=10223
Received on Fri Mar 10 01:15:06 2006

To archiwum zostao wygenerowane przez hypermail 2.1.8 : Fri 10 Mar 2006 - 01:51:08 MET